Міністерство освіти і науки України Київський політехнічний інститут ім. Ігоря Сікорського Теплоенергетичний факультет Кафедра АПЕПС Комп’ютерна схемотехніка та архітектура комп’ютерів ЗВІТ ЛАБОРАТОРНОГО ПРАКТИКУМУ № 4 Типові синхронні ЦП та суматори Варіант № 13 «15» Листопада 2021 Мета роботи: Закріплення знань і отримання практичних навичок проектування та синтезу на базі ПЛІС типових синхронних ЦП та суматорів в заданому елементному базисі. Типовые комбинационные устройства Типовые комбинационные устройства ИМС и ЛЭ находят широкое применение в различных РЭ устройствах, таких как гидролокаторы, устройства навигации и связи, в ЭВМ и др. 2.1 Классификация вычислительных машин. ЭВМ подразделяются на 2 больших класса: аналоговые (АВМ) и цифровые (ЦВМ). АВМ – в аналоговых мапшинах.. Например сумматор на ОУ Рисунок 2.1 – инвертирующий сумматор на ОУ Достоинство АВМ: высокое быстродействие. Недостатки АВМ: низкая точность; АВМ используются для решения узкого круга задач. ЦФМ – машины, обрабатывающие информацию, представленную в цифровом виде. Достоинство ЦВМ: высокая точность. Недостаток ЦВМ: низкое быстродействие. ЦВМ бывают: 1. Проблемно-ориентированнные – решают определенный класс задач (например: цифровая обработка сигнала). 2. Универсальные – решают любую задачу, которая описывается с помощью алгоритма. Рисунок 2.2 - Структура ЦВМ УВВ – устройство ввода-вывода; Назначение УВВ – ввод исходных данных и вывод результата. АЦП – преобразование напряжения в цифровой код. ЦАП – преобразование цифрового кода в напряжение. ЗУ – запоминающее устройство; ЦП – центральный процессор. ЗУ – хранит программу и данные. АЛУ – используется для обработки информации. УУ – устройство управления, управляет всеми остальными блоками. Магистраль – это набор проводов для обмена данными между блоками. Преобразование информации в ЭВМ производится электронными устройствами (логическими схемами) двух классов: комбинационными схемами и последовательностными схемами (Глава 4). В комбинационных схемах (КС) совокупность выходных сигналов в любой момент времени однозначно определяется входными сигналами, поступающими на входы в тот же момент времени. Закон функционирования КС определен, если задано соответствие между входными и выходными сигналами в виде таблицы или в аналитической форме с использованием логических функций. Практика проектирования ЦУ показала, что можно выделить несколько типов КС, которые применяются очень часто. Такие схемы экономически целесообразно изготавливать в интегральном исполнении с большим тиражом выпуска. К ним относятся: преобразователи кодов; коммутаторы; арифметические устройства; постоянные запоминающие устройства (ПЗУ); программируемые логические матрицы (ПЛМ). Дешифраторы Дешифратором (ДШ) чаще всего называют устройство, преобразующее двоичный код в унарный. Из всех m выходов дешифратора активный уровень имеется только на одном, а именно на том, номер которого равен поданному на вход двоичному числу. На всех остальных выходах ДШ уровни напряжения неактивные. Обычно ДШ имеют инверсные выходы. При этом на выбранном выходе 0, а на всех остальных "1". Унарный код называют еще кодом "1 из m". Условное изображение ДШ с инверсными выходами показано на рис. 2.1,а. О входе Е будет сказано ниже. Если ДШ имеет n входов, m выходов и использует все возможные наборы входных переменных, то m=2n . Такой ДШ называют полным. ДШ используют, когда нужно обращаться к различным ЦУ, и при этом номер устройства – его адрес – представлен двоичным кодом. Адресные входы ДШ обозначают обычно А0, А1, А2,..А(n-1), где индекс буквы А означает показатель степени 2. Иногда эти входы просто нумеруют в соответствии с весами двоичных разрядов: 1, 2, 4, 8, 16,..2n-1. Формально описать работу ДШ можно, задав список функций, обрабатываемых каждым из его выходов. Так для ДШ (рис. 2.2,а) Реализация этих восьми выражений с помощью восьми трехвходовых ЛЭ 3И-НЕ дает наиболее простой по структуре ДШ, называемый линейным. Сумматоры Простейшим суммирующим элементом является полусумматор. Он имеет два входа А и В и два выхода: S (cумма ) и P (перенос) (рис. 3.11,а). Рис. 3.11. Суммирующие элементы Обозначением полусумматора служат буквы НS (Нalf Sum). Его работа описывается уравнениями Процедуру сложения двух n – разрядных двоичных чисел можно представить следующим образом. Сложение цифр А0 и В0 младшего разряда дает бит суммы S0 и бит переноса P1. В следующем разряде производится сложение цифр А1, В1, и Р1, которое формирует бит суммы S1 и перенос Р2. Полный одноразрядный сумматор имеет три входа (рис.3.11,б): два для слагаемых А и В и один для сигнала переноса с предыдущего разряда. На рис. 3.12 показана схема, поясняющая принцип действия n- разрядного сумматора с последовательным переносом. Число сумматоров здесь равно числу разрядов. Выход переноса Р каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе переноса сумматора младших разрядов установлен “0”, так как сигнал переноса сюда не поступает. Рис. 3.12 Сумматор с последовательным переносом. Слагаемые А i и Bi складываются во всех разрядах одновременно, а перенос Р поступает с окончанием операции сложения в предыдущем разряде. Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, так как формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей схеме. Время переноса можно уменьшить, вводя параллельный перенос, для чего применяют специальные узлы – блоки ускоренного переноса. Они имеют достаточно сложную схему даже для n = 4 и с увеличением числа разрядов сложность настолько возрастает, что изготовление их становится нецелесообразно. В виде отдельных микросхем выпускаются одноразрядные, двухразрядные и четырехразрядные сумматоры. В семействе ТТЛ это микросхемы соответственно К155ИМ1, ИМ2 и ИМ3. Таблица истинности полного одноразрядного сумматора / ( с(i-1) – входной перенос; C(i) – выходной перенос) Схема сумматора 4 разрядов (пятиразрядная схема строится подобным образом)/ Строим подсхему одноразрядного сумматора SUM, после чего создаём из него библиотечный модуль для того, чтобы использовать его компактно в итоговой схеме. / Также для красоты итоговой схемы выведем в отдельный файл (библиотечный модуль) подсхему CAR, которая на выходе даёт только новый сигнал переноса без суммы / Изображение схемы, построенной в Quartus II Назначение входов/выходов ЦУ выводам микросхемы ПЛИС (Распиновка) / / Analysis & Elaboration / Analysis & Synthesis / Fitter / TimeQuest Timing Analyzer / Функциональное моделирование Временное моделирование Вывод: во время работы ознакомился с принципами работы регистров хранения информации, сдвига; изучил вопрос сумматоров, а именно: как построить схему сумматора, какой из методов переноса наиболее эффективный и быстродействующий, почему не получается составить схему идеально работающего сумматора и т.д. Реализовано 5-ти разрядный сумматор с параллельным переносом в Altera Quartus II, где и проведено моделирование.