DevioLabавтоматичне керування капіталом
ПРАЦЮЄ 24/7
КРИПТОВАЛЮТИ · АКЦІЇ · 10 БІРЖ

Портфель, який керується автоматично

DevioLab підбирає стратегії, відстежує ринки та автоматизує купівлю і продаж активів. Кількість доступних криптовалют, акцій і торгових можливостей зростає щодня.

10підключених біржCrypto + Stocksв одному портфелі24/7автоматичний контроль

Тестові завдання з дисципліни Мікропроцесорні пристрої

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Інститут комп’ютерних технологій, автоматики та метрології
Факультет:
інформаційних технологій та комп ютерної інженерії
Кафедра:
Кафедра електронних обчислювальних машин

Інформація про роботу

Рік:
2015
Тип роботи:
Відповіді до тестових завдань
Предмет:
Мікропроцесорні пристрої
Група:
КН-1
Коротко про документ

Про що ця робота

Документ містить тестові завдання та запитання з дисципліни мікропроцесорні пристрої. Завдання охоплюють базові та поглиблені рівні знань архітектури мікропроцесорів.

У роботі розглядаються

  • Мікропроцесорні пристрої
  • Архітектура мікропроцесорів
  • Система команд
  • Переривання
  • Пам'ять та дешифратори
  • RISC та CISC процесори

Зміст і розділи

  1. Тестові завдання І-рівень
  2. Тестові завдання ІІ-рівень
Для кого:Студенти технічних спеціальностей вищих навчальних закладів.
Викладачі:Бучма І.М.

Ключові поняття

перериваннясуперскалярна архітектурашина данихкеш-пам'ятьадресація

Частина тексту файла (без зображень, графіків і формул):

Дисципліна 06 Мікропроцесорні пристрої Тестові завдання І-рівень: 1. До якого елементу інтерфейсу звертається мікропроцесор перед початком виконання підпрограми обслуговування зовнішнього пристрою? Варіанти відповіді: в) до прапорця строб-сигналу; 2. Яке ПЕРЕРИВАННЯ називається маскованим? Варіанти відповіді: в) таке, що може бути дозволене або заборонене програмним шляхом; 3. В чому особливість мікропроцесорів з суперскалярною архітектурою? Відповідь: Г)у них є в системі команд вказівки на паралельну обробку інформації; 4. В чому особливість мікропроцесорів з мультискалярною архітектурою? Відповідь: ; Г) це мікропроцесори, у форматах команд яких у спеціально відведених полях кожному з пристроїв мікропроцесора, що працюють паралельно, приписуються дії, які пристрої мають виконати; 5. Яка характерна особливість RISC-процесорів? Відповідь: А) це використання скороченої системи команд. 6. Які мікропроцесори відносять до класу CISC-процесорів? В) це мікропроцесори з традиційними наборами команд; 7. Яка команда з системи команд сигнальних процесорів є найбільш важливою і вживаною? Д) це команда МАС. 8. Яким є призначення сторожового таймера WDT (watchdog timer) в мікроконтролері? Б) перезавантаження мікроконтролера в разі його зависання; 9. що таке система команд мікропроцесора? Г) це набір команд (інструкцій), що сприймаються мікропроцесором до виконання. 10. Розрядність якої шини найчастіше визначає розрядність мікропроцесора? Б) шини даних. 11. Який параметр покращується при наявності у мікропроцесора кеш-пам’яті? В) швидкодія; 12. Який мікропроцесор фірми Intel поєднує в собі одночасно архітектуру RISC і CISC? Б) Pentium I; 13. Для чого використовують у мікропроцесорній техніці 8-кову та 16-кову системи числення? А) для спрощення написання команд програми; 14) що таке мнемонічне позначення команди мікропроцесора? Г) це скорочений запис команди за допомогою трьох букв англ. мовою від назви операції, що виконується за командою. 15. що дає мнемонічна форма запису команд? Б) полегшує програмісту запам’ятовування та ототожнення команди з її фактичним призначенням. ІІ-рівень: 1. Скільки байт містить команда 8-розрядного мікропроцесора з прямою регістровою адресацією? Варіанти відповіді: в) 3; 2. Непряма адресація – це: в) адресація, при якій в команді вказано назву регістрової пари, що зберігає адресу даних; 3. Що робить МП при виконанні команди SНLD 4090? Варіанти відповіді: а) запам'ятовує вміст реєстрової пари HL в комірках пам'яті з адресою 4090 і 4091; 4. Що робить МП при виконанні команди LDAX D? Варіанти відповіді: в) завантажує акумулятор вмістом комірки пам’яті, адреса якої знаходиться в реєстровій парі DЕ; 5. Яке функціональне призначення має сигнал шини керування IOR? Варіанти відповіді: а) це сигнал шини управління, активний стан якого означає "читання пам'яті"; 6. Яким об’ємом буде ділянка пам’яті, що виділяється з адресного поля 0000H-FFFFH при такому ввімкненні дешифратора? А) 0000H-3FFFH; 7. Яким об’ємом буде ділянка пам’яті, що виділяється з адресного поля 0000H-FFFFH при такому ввімкненні дешифратора? В) 8000H-83FFH; 8. Яким об’ємом буде ділянка пам’яті, що виділяється з адресного поля 0000H-FFFFH, при такому ввімкненні дешифратора? Б) 0000H-7FFFH; . 9. Якими будуть початкова та кінцева адреси ділянки пам’яті, що виділяється з адресного поля 0000H-FFFFH вихідним сигналом Q2, при такому ввімкненні дешифратора? Г) 8000H-8FFFH;
Допоможи студентському архіву

Ми допомогли тобі — допоможи наступному студенту

Файл ще не обрано

Оголошення від адміністратора

Антиботан аватар за замовчуванням

Подякувати Студентському архіву довільною сумою

Admin

26.02.2023 12:38

Дякуємо, що користуєтесь нашим архівом!