Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
національний університет “Львівська політехніКА”
КАФЕДРА ЕЛЕКТРОННИХ ОБЧИСЛЮВАЛЬНИХ МАШИН
Лабораторна робота №5
з курсу “Комп’ютерні системи”
на тему: “Внутрішня структура
контролера переривань”.
Виконав:
ст. гр. КІ-3
Львів-2005
Мета роботи: ознайомитись з внутрішньою будову контролера переривань; дослідити особливості його роботи.
Завдання: зобразити внутрішню структуру контролера переривань.
Виконання роботи:
D0-D7
Буфер
даних
Регістри керуючих слів
Схема каскадування
Схема керування читання-запису
Регістр маски
IMR
Схема керування
Регістр стану ISR
Схема обробки пріоритетів
Регістр запитів IRR
IR0-IR7
INT
INTA
. . .
.
.
.
CS
WR
RD
AO
CAS0
CAS1
CAS2
SP
Рис.1. Функціональна схема
контролера переривань
В склад контролера переривань входять такі вузли:
1) 8-розрядний буфер даних, 2) схема управління читанням-записом (входи CS, WR, RD, A0), 3) регістр управляючих слів, 4) схема управління (вхід INTA, вихід INT), 5) схема каскадування, 6) регістр запитів на переривання IRR (входи IR0-IR7),
7) схема обробки пріоритетів, 8) регістр маскування запитів на переривання IMR.
&
T
X
0,1
шина
Рис.2. Схема регістра маски.
SHAPE \* MERGEFORMAT CD
0
1
2
3
4
5
6
7
запит 0
запит 1
запит 2
запит 3
запит 4
запит 5
запит 6
запит 7
пр.0
пр.1
пр.2
пр.3
пр.4
пр.5
пр.6
пр.7
Активний пристрій
шина
запит
код
Рис.3. Загальна робота схеми контролера переривань.
Для визначення порядку обробки переривань (в залежності від пріоритету) між запитом переривання і активним пристроєм ставлять пріоритетний шифратор.
Табл. 1. Таблиця істинності пріоритетного шифратора