Міністерство освіти і науки України Національний університет „Львівська політехніка” Кафедра електронних обчислювальних машин Звіт про виконання лабораторної роботи № 2 з курсу „ Комп’ютерні системи ” Тема: Дослідження моделі RISC-CPU. Львів – 2005 Мета роботи: ознайомитись з основними засобами моделювання SystemC, вивчити принципи роботи конвеєра. Завдання на роботу Дослідити модель RISC – CPU Структурна схема  SHAPE \* MERGEFORMAT  datain cs we addr ld_data ICACHE ld_valid CLK icache_valid dataout stall_fetch BIOS CLK addr we cs dataout datain bios_valid stall_fetch PAGING paging_wein paging_din paging_csin logical_address icache_din icache_validin icache_stall paging_dout paging_csout paging_weout CLK physical_address dataout data_valid stall_ifu ram_datain ram_we addr ram_cs icache_validin icache_stall icache_din ram_dataout bios_valid stall_fetch paging_dout icache_valid paging_csout pid_valid physical_address paging_weout pid_data PIC cs ireq0 ireq3 ireq1 ireq2 rd_wr intack_cpu intreq intreq intack vectno ireq1 ireq2 ireq3 ireq0 intack_cpu rd_wr vectno intack FETCH ramdata branch_valid next_pc branch_address int_vectno interrupt stall_fetch pred_fetch icache_valid bios_valid ram_cs pred_branch_valid pred_branch_address CLK address ram_we reset program_counter instruction_valid instruction smc_instruction pred_fetch_valid branch_clear interrupt_ack pred_fetch pred_branch_address pred_branch_valid instruction instruction_valid program_counter branch_clear pred_fetch_valid reset branch_address next_pc
  SHAPE \* MERGEFORMAT  DECODE resetin instruction pred_instruction pred_inst_valid instruction_valid dram_dataout alu_dataout destreg_write_src destreg_write display_done clear_branch fpu_destout fpu_valid fpu_dout dram_write_src dram_rd_valid br_instruction_address next_pc branch_valid pred_on pc CLK reg_write alu_src mem_write alu_op mem_address mem_access branch_target_address float_valid decode_valid stall_fetch forward_B forward_A src_B src_A pid_data pid_valid mmx_valid DCACHE dest addr we cs statein datain CLK stateout out_valid dataout destout FLOATING dest floatb floata opcode in_valid CLK fout_valid fdestout fdout EXEC add1 negate opcode in_valid reset forward_A dinb dina shift_sel dest forward_B CLK out_valid dout Z V C destout MMXU mmxa opcode mmx_valid CLK dest mmxb mmxdestout mmxout_valid mmxdout reset instruction instruction_valid out_valid destout dout dram_dataout dram_rd_valid fdout fout_valid fdestout branch_clear dsp_data_valid program_counter pred_on pid_data pid_valid mmx_valid CLK alu_op src_A src_B float_valid alu_src decode_valid forward_B C V Z negate add1 shift_sel stall_fetch reg_write mem_write next_pc br_instruction_address branch_valid branch_target_address mem_access mem_address pred_instruction pred_inst_valid mmic_stateout mmic_out_valid mmic_dataout mmic_destout
 Висновок: На цій лабораторній роботі я провів дослідження моделі RISC CPU що була змодельована засобами мови System C. Я розглянув дану модель. Визначив структуру і призначення блоків процесора та проаналізував функціональні зв’язки між блоками.