DevioLab CRYPTO TRADING AUTOMATION
LIVE
AUTOMATED CRYPTO TRADING • BINANCE
Автоматизуйте свій криптопортфель
Торгові боти DevioLab аналізують крипторинок, автоматично відкривають і закривають позиції та керують вашим портфелем на Binance 24/7.
CRYPTO 80 Bots
BINANCE Spot Trading
TRADING 24 / 7
Спробувати DevioLab
deviolab.com

Синтез простого пристрою за допомогою пакету Foundation Series 3.1 фірми Xilinx.

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Електронні обчислювальні машини

Інформація про роботу

Рік:
2015
Тип роботи:
Лабораторна робота
Предмет:
Теорія і проектування комп’ютерних систем та мереж
Група:
КСМ-5

Частина тексту файла (без зображень, графіків і формул):

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА” Кафедра ЕОМ  Теорія і проектування комп’ютерних систем. Звіт по лабораторній роботі №5. “Синтез простого пристрою за допомогою пакету Foundation Series 3.1 фірми Xilinx.” Виконав: студент групи КСМ - 5 ЛЬВІВ – 2004 Мета роботи: Використовуючи файли з ALU.ncf та ALU.xnf з попередньої лабораторної роботи синтезувати Спеціалізовану Велику Інтегральну Схему (СВІС) на основі Програмованих Логічних Інтегральних Схем (ПЛІС) фірми Xilinx.  Затрати обладнання ( Map Report). Device utilization summary: Number of External IOBs 37 out of 192 19% Flops: 0 Latches: 0 Number of Global Buffer IOBs 1 out of 8 12% Flops: 0 Latches: 0 Number of CLBs 19 out of 576 3% Total Latches: 0 out of 1152 0% Total CLB Flops: 36 out of 1152 3% 4 input LUTs: 12 out of 1152 1% 3 input LUTs: 12 out of 576 2% Number of BUFGLSs 1 out of 8 12% Оцінка затримки сигналів на комбінаційних схемах всередині ПЛІС (Post Layout Timing Report). Design statistics: Minimum period: 5.197ns (Maximum frequency: 192.419MHz) Minimum input arrival time before clock: 1.640ns Minimum output required time after clock: 7.931ns Висновок: Виконуючи дану лабораторну роботу я синтезував Спеціалізовану Велику Інтегральну Схему (СВІС) на основі Програмованих Логічних Інтегральних Схем (ПЛІС) фірми Xilinx а також виписав результати затрат обладнання та затримки сигналів . 
Антиботан аватар за замовчуванням

2015

Коментарі

Ви не можете залишити коментар. Для цього, будь ласка, увійдіть або зареєструйтесь.

Ділись своїми роботами та отримуй миттєві бонуси!

Нічого не вибрано
0%

Оголошення від адміністратора

Антиботан аватар за замовчуванням

Подякувати Студентському архіву довільною сумою

Admin

26.02.2023 12:38

Дякуємо, що користуєтесь нашим архівом!