DevioLabавтоматичне керування капіталом
ПРАЦЮЄ 24/7
КРИПТОВАЛЮТИ · АКЦІЇ · 10 БІРЖ

Портфель, який керується автоматично

DevioLab підбирає стратегії, відстежує ринки та автоматизує купівлю і продаж активів. Кількість доступних криптовалют, акцій і торгових можливостей зростає щодня.

10підключених біржCrypto + Stocksв одному портфелі24/7автоматичний контроль

Лабораторна робота № 6 з дисципліни «Комп’ютерна схемотехніка»: Дослідження універсальних D та JK тригерів ТТЛ (ТТЛШ) серій

Інформація про навчальний заклад

ВУЗ:
Національний університет Львівська політехніка
Інститут:
Інститут комп’ютерних наук та інформаційних технологій
Факультет:
КН
Кафедра:
Кафедра електронних обчислювальних машин

Інформація про роботу

Рік:
2018
Тип роботи:
Лабораторна робота
Предмет:
Комп’ютерна схемотехніка
Група:
КН-11
Коротко про документ

Про що ця робота

У роботі досліджуються універсальні D та JK тригери на базі інтегральних мікросхем ТТЛ і ТТЛШ серій. Наведено принципи побудови, таблиці станів та результати вивчення тригерів за допомогою лабораторного стенда.

У роботі розглядаються

  • Комп'ютерна схемотехніка
  • Тригери
  • ТТЛ мікросхеми
  • Логічні елементи
  • Елементи пам'яті
  • Асинхронні та синхронні тригери

Зміст і розділи

  1. Мета роботи
  2. Загальні відомості
  3. Класифікація тригерів
  4. Висновок
Для кого:Студенти технічних спеціальностей вищих навчальних закладів
Викладачі:Викладач кафедри

Ключові поняття

ТТЛТТЛШсинхронізаціялогічний елементпам'ятьінтегральна мікросхема

Частина тексту файла (без зображень, графіків і формул):

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА”  Лабораторна робота № 6 з дисципліни «Комп’ютерна схемотехніка» Дослідження універсальних D та JK тригерів ТТЛ (ТТЛШ) серій. Мета роботи: вивчення та практичне засвоєння принципів побудови RS-тригера та його модифікацій на основі елементів логіки інтегральних мікросхем ТТЛ (ТТЛШ), дослідження їх роботи за допомогою стенда. Загальні відомості. Тригер – це однорозрядний елемент пам’яті. Взагалі тригером називається пристрій, який може знаходитись в одному з двох стійких станів і переходить з одного стану в інший під впливом вхідного сигналу. Стан тригера визначається за вихідним сигналом Q. Як правило, тригери реалізуються з двома виходами – прямим Q та інверсним . Стану тригера 1 відповідає лог.1 на виході Q та лог.0 на виході  і навпаки. Тригер є базовим елементом пристроїв пам’яті і дозволяє зберігати один біт інформації. Входи тригера поділяються на інформаційні та допоміжні (керуючі). Сигнали, що надходять на інформаційні входи, керують станом тригера. Сигнали на допоміжних входах використовуються для попереднього встановлення тригера в потрібний стан і для синхронізації. Допоміжні входи можуть використовуватись і в якості інформаційних. Число входів тригера залежить від його структури та призначення. За способом прийому інформації тригери поділяються на асинхронні та синхронні. Асинхронні тригери сприймають інформаційні сигнали та реагують на них в момент їх появи на входах тригера. Синхронні тригери реагують на інформаційні сигнали при наявності дозволяючого сигналу на спеціальному керуючому вході C, який називається входом синхронізації. Синхронні тригери поділяються на тригери із статичним та динамічним керуванням по входу C. Тригери із статичним керуванням сприймають інформаційні сигнали при подаванні на C-вхід рівня лог.1 (прямий C-вхід) або лог.0 (інверсний C-вхід). Тригери з динамічним керуванням сприймають інформаційні сигнали при зміні сигналу на C-вході від 0 до 1 (прямий динамічний C-вхід) або від 1 до 0 (інверсний динамічний C-вхід). За принципом побудови тригери із статичним керуванням можна поділити на одноступеневі та двоступеневі. Одноступеневі тригери характеризуються наявністю однієї ступені запам’ятовування інформації. В двоступеневих тригерах є дві ступені запам’ятовування інформації – спочатку інформація записується у першу ступінь, потім переписується в другу і з’являється на виході. За функціональними можливостями розділяють: тригери із роздільним встановленням станів 0 та 1 (RS-тригери); тригери із прийомом інформації по одному входу D (D-тригери або тригери затримок); тригери із лічильним входом T (T-тригери); універсальні тригери з інформаційними входами J і K (JK-тригери). На рис.5.1 наведені умовне графічне позначення та монтажна схема асинхронного RS-тригера з інверсними входами. Цей тригер побудований на двох логічних елементах І-НІ. В табл.5.1 наведена таблиця станів цього тригера.  Рис.5.1. Умовне графічне позначення (а) та монтажна схема (б) RS-тригера. Таблиця 5.1 Входи Виходи Режим роботи    Q    0 0 1 1 заборонено  0 1 0 1 скидання в 0  1 0 1 0 встановлення 1  1 1 без змін зберігання         Висновок: вивчили та практично засвоїли принципів побудови RS-тригера та його модифікацій на основі елементів логіки інтегральних мікросхем ТТЛ (ТТЛШ),дослідили їх роботи за допомогою стенда та осцилоскопа.
Допоможи студентському архіву

Ми допомогли тобі — допоможи наступному студенту

Файл ще не обрано

Оголошення від адміністратора

Антиботан аватар за замовчуванням

Подякувати Студентському архіву довільною сумою

Admin

26.02.2023 12:38

Дякуємо, що користуєтесь нашим архівом!