МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА” / Лабораторна робота № 6 з дисципліни «Комп’ютерна схемотехніка» Дослідження універсальних D та JK тригерів ТТЛ (ТТЛШ) серій. Львів – 2018 Мета роботи: вивчення та практичне засвоєння роботи універсальних D та JK тригерів ІС ТТЛ (ТТЛШ). / Рис.6.1. Умовні графічні позначення мікросхем ТМ2 і ТВ9. Мікросхема ТМ2 містить два незалежних універсальних D-тригера, які мають загальне коло живлення. Кожний тригер має входи D, C,
і
та виходи Q і
(рис.6.2). Входи
і
асинхронні, оскільки вони спрацьовують незалежно від сигналу на тактовому вході. Сигнал від входу D передається на виходи Q та
по додатньому перепаду імпульса на тактовому вході C. Для того, щоби тригер переключився правильно, рівень на вході D слід зафіксувати завчасно перед приходом тактового перепаду. Захисний інтервал повинен перевищувати час затримки розповсюдження сигналу в тригері. При асинхронному завантаженні входи D і C тригера відключені і стан тригера визначається рівнями сигналів на входах
і
. В табл.6.1 наведена таблиця станів D-тригера ТМ2. Таблиця 6.1 Входи Виходи Режим роботи  

D C Q 
  0 0 x x 1 1 Заборонено  0 1 x x 0 1 скидання в 0  1 0 x x 1 0 встановлення в 1  1 1 0 ( 0 1 запис 0  1 1 1 ( 1 0 запис 1   / Рис.6.2. Функціональна схема D-тригера мікросхеми ТМ2. В табл.6.2 наведена таблиця станів JK-тригера ТВ9. Таблиця 6.2 Входи Виходи Режим роботи  

J K C Q 
  0 1 x x x 0 1 скидання в 0  1 0 x x x 1 0 встановлення в 1  1 1 0 0 ( без змін Зберігання  1 1 0 1 ( 0 1 запис 0  1 1 1 0 ( 1 0 запис 1  1 1 1 1 ( 
q Переключення   / Рис.6.3. Функціональна схема JK-тригера мікросхеми ТВ9. В табл.6.3 наведено основні параметри цих мікросхем різних серій ТТЛ і ТТЛШ – середня споживана потужність (Pсер) та середня затримка (tсер). Таблиця 6.3 Позн. ІС К155 К555 КР1533 КР531   Pсер, мВт tсер, нс Pсер, мВт tсер, нс Pсер, мВт tсер, нс Pсер, мВт tсер, нс  ТМ2 157 33 44 32 20 16 125 9  ТВ9 - - 22 25 - - 250 7   / Рис. 6.4 . Монтажна схема включення універсального D-тригера для дослідження в статичному режимі. / Рис. 6.5 Часові діаграми / Рис. 6.6 Монтажна схема включення універсального D-тригера на мікросхемах ЛА4 в лічильному режимі / Рис. 6.7 Часові діаграми / Рис. 6.8 Монтажні схеми включення універсального JK-тригера для дослідження в статичному режимі. / Рис. 5.12 Часові діаграми / Рис. 5.13 Монтажна схема JK-тригера на базі RSC-тригера. / Рис. 5.14 Часові діаграми Висновок: при виконанні лабораторної роботи вивчив та засвоїв роботу D та JK тригерів та принцип побудови лічильників на їх основі.