Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Типові синхронні ЦП та суматори
Інформація про навчальний заклад
ВУЗ:
Інші
Інститут:
Не вказано
Факультет:
ІСМ
Кафедра:
Не вказано
Інформація про роботу
Рік:
2021
Тип роботи:
Звіт
Предмет:
Комп ютерна схемотехніка та архітектура комп ютерів
Частина тексту файла (без зображень, графіків і формул):
Міністерство освіти і науки України
Київський політехнічний інститут ім. Ігоря Сікорського
Теплоенергетичний факультет
Кафедра АПЕПС
Комп’ютерна схемотехніка та архітектура комп’ютерів
ЗВІТ ДО
ЛАБОРАТОРНОГО ПРАКТИКУМУ № 4
«Типові синхронні ЦП та суматори»
Варіант № 25
Дата «14» Листопада 2021
Мета роботи: Закріплення знань і отримання практичних навичок проектування та синтезу на базі ПЛІС типових синхронних ЦП та суматорів в заданому елементному базисі.
Теоретичні відомості
Суматор - логічний операційний вузол, що виконує арифметичне додавання кодів двох чисел. При арифметичному додаванні виконуються й інші додаткові операції: облік знаків чисел, вирівнювання порядків доданків тощо. Зазначені операції виконуються в арифметичне-логічних пристроях (АЛП) або процесорних елементах, ядром яких є суматори.
Суматори класифікують за різними ознаками.
Залежно від системи числення розрізняють:
виконавчі;
двійковій-десяткові (в загальному випадку двійково-кодовані);
десяткові;
інші (наприклад, амплітудні).
За кількістю одночасно оброблюваних розрядів складаються чисел:
однорозрядні,
багаторозрядні.
Напівсуматор - це вузол з двома входами та двома виходами, який виконує операцію арифметичного додавання двох однорозрядних чисел A та B у відповідності до наступного правила: при будь-яких наборах сигналу A та B на виході сигналу суми S' формується результат додавання по модулю два, на виході сигналу переносу P' у всіх випадках буде 0, крім A=B=1, тоді P'=1. Таким чином, для реалізації напівсуматора необхідні суматор по модулю два та логічний елемент І.
/ /
Напівсуматори:
а) функціональна схема,
б) умовне позначення;
Повний однорозрядний суматор виконує операцію арифметичного додавання двох однорозрядних чисел Ai та Bi з урахуванням переносу з молодшого розряду. Він має три входи і два виходи (суми S та сигналу переносу P).
Багаторозрядні суматори виконують операцію арифметичного додавання двох багаторозрядних чисел. Кількість входів та виходів суматора визначається розрядністю доданків. За організацією переносу розрізняють суматори з послідовним та паралельним перенесенням. Швидкодія такого суматора визначається часом розповсюдження сигналу через усі його елементи, і тому вона значно нижча за швидкодію елементів.
Суматори з паралельним перенесенням володіють найвищою швидкодією завдяки тому, що мають в своїй структурі схему прискореного перенесення (СПП) в усі розряди одночасно. Багато ІМС чотирьохрозрядних суматорів мають вмонтовану СПП. В цих суматорів затримка формування суми більша за затримку формування сигналу групового переносу. Тому вмонтована СПП дозволяє значно прискорити процес додавання багаторозрядних чисел в пристрої сумування, який створений шляхом з'єднання декількох ІМС суматорів.
/
Cуматор з послідовним перенесенням
Паралельні суматори
Недоліком послідовного суматора є те, що виконання операції додавання розтягується на безліч тактів, яке гем більше, чим більше розрядність чисел. Значно менший час виконання операції має паралельний суматор. У цьому пристрої операція додавання проводиться одночасно у всіх розрядах чисел А і В, що надходять в паралельному коді. Для цього схему складають з п однорозрядних суматорів, з'єднуючи вихід переносу i-го розряду з входом перенесення сусіднього (i + 1) -го розряду. Такий суматор називають суматором з послідовним переносом. Після того як сформується результат на виходах всіх однорозрядних суматорів, він запам'ятовується в паралельному регістрі.
Для того щоб на виходах однорозрядних суматорів сформувався результат, необхідно, щоб на входах присутні всі три сигналу - а i, b i, і р i. Але сигнал перенесення з розряду в розряд формується попередніми однорозрядна суматорами, причому кожний наступний суматор змушений "чекати", поки не сформується результат у всіх попередніх. В крайньому випадку можлива ситуація, коли сигнал перенесення буде послідовно передаватися через весь ланцюжок від самого молодшого розряду до самого старшого, наприклад, при додаванні чисел A = 11 ... 11 і В = 00 ... 01. Тому час формування результату в найгіршому випадку включає в себе тимчасові затримки, внесені всіма однорозрядна суматорами.
/
Паралельний суматор з послідовним переносом
Виключити тривалість поширення переносу дозволяє суматор з паралельним переносом. Ідея полягає в тому, щоб сигнали перенесення для всіх розрядів формувалися чисто логічно на основі доданків A і В. Розглянемо, як це можна зробити.
Сигнал перенесення в 1-й розряд p 1 = а 0 b 0. Сигнал перенесення в другій розряд можна визначити за формулою :
/
Як видно, сигнал перенесення р 2 може бути отриманий за значеннями попередніх розрядів чисел А і В без сигналу переносу р 1, формованого сумматором. Підставляючи в формулу вираз для сигналу переносу р 2, можна отримати логічне вираження для сигналу переносу третього розряду, в якому також будуть значення тільки попередніх розрядів чисел А і В, і т.д. Таким чином, сигнали перенесення для будь-якого розряду можуть бути сформовані чисто логічним шляхом за значеннями доданків. Значить, немає необхідності очікувати, поки буде сформовано сигнали перенесення однорозрядна суматорами. Очевидно, однак, і інше. Чим більше розрядність чисел, тим вище складність булевих функцій сигналів переносу, особливо для самого старшого розряду. Тому суматори з паралельним переносом роблять для чисел невеликої розрядності - не більше восьми.
Сигнали перенесення формуються спеціальними логічними схемами прискореного перенесення CR (англ. Carry - перенесення), обчислюють відповідні булеві функції.
/
Суматор з паралельним переносом
Для чисел великої розрядності застосовують суматори з груповим переносом. Схема такого суматора розбивається на l груп розрядності т: наприклад, чотири групи по вісім розрядів для складання 32-розрядних чисел. (Позначення m еквівалентно зображенню групи з т провідників і використовується для вказівки розрядності цифрових пристроїв та ліній зв'язку між ними.) Кожна група представляє собою паралельний суматор. На вхід р вх надходить сигнал перенесення від старшого розряду попередньої групи до молодшого розряду подальшою групи. Цей сигнал формується блоком переносу, анализирующим т розрядів доданків А і В "своєї" групи, "не чекаючи", коли в ній відбудеться складання всіх розрядів. Блоки переносу (БП) різних груп включені послідовно і утворюють тракт передачі переносу.
/
Груповий суматор з ланцюговим перенесенням
Ця структура суматора з груповим переносом аналогічна структурі суматора з послідовним переносом, де замість однорозрядних суматорів включаються групові. Така структура отримала назву групового суматора з ланцюговим переносом.
Крім структури групового суматора з ланцюговим перенесенням можлива структура з паралельними міжгруповими переносами. Структура цього суматора аналогічна структурі суматора з паралельним переносом, в якому роль однорозрядних суматорів грають групи. Апаратна складність суматорів з паралельними міжгруповими переносами вище, ніж складність попереднього варіанту, але при великих розрядний вони дають переваги по швидкодії.
Хід роботи
Завдання за варіантом
/
Схема заперечної диз’юнкції у середовищі ПЛІС
/
Схема суматора у середовищі ПЛІС
/
Схема групи у середовищі ПЛІС
/
Схема SM, груповий перенос(3 гр), 12 розр у середовищі ПЛІС
/
Зображення екрану з призначенням входів/виходів ЦП виводам мікросхеми ПЛІС
/
/
Логічний синтез
/
Занурення в кристал
/
Аналіз швидкодії
/
/
/
/
/
/
Функціональне моделювання
/
/
/
Часове моделювання
/
/
Висновок: В результаті виконання лабораторної роботи №4 була досліджена структура та робота суматорів, розроблено у вигляді схеми та перенесено у програмне середовище Quartus II суматор з груповим переносом (3 групи, 12 розрядів) у базисі логічних елементів І-НЕ та проведено всі необхідні етапи компіляції. Аналіз швидкодії, як і часове моделювання, показав досить великі затримки розповсюдження сигналу та функціонування схеми. Також були розроблені бібліотечні модулі, які дуже спростили проектування та введення схеми. Виконання лабораторної роботи надало базові знання про функціонування різних видів суматорів, покращило вміння проектувати схему та вводити її в середовище Quartus II.
08.05.2023 18:05-
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора