Подякувати Студентському архіву довільною сумою
Admin
26.02.2023 12:38
Дякуємо, що користуєтесь нашим архівом!
Модуль запам'ятовуючого пристрою
Інформація про навчальний заклад
ВУЗ:
Національний університет Львівська політехніка
Інститут:
Не вказано
Факультет:
Не вказано
Кафедра:
Кафедра ІВТ
Інформація про роботу
Рік:
2006
Тип роботи:
Розрахункова робота
Предмет:
Інші
Група:
МВ
Частина тексту файла (без зображень, графіків і формул):
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА”
Кафедра ІВТ
Розрахункова робота №1:
«Модуль запам'ятовуючого пристрою»
Зміст
Завдання...................................................................................... 3
Синтез функціональної схеми............................................. 3
Вибір елементів схеми......................................................... 4
Дешифратор..................................................................... 4
Логічний елемент І-НЕ................................................... 5
Оперативна пам’ять........................................................ 5
Постійний запам’ятовуючий пристрій......................... 6
Конденсатори.................................................................. 7
Опис схеми електричної-принципової.............................. 7
Література.................................................................................. 8
Додатки
Завдання.
Спроектувати запам’товуючий пристрій, якщо задано оперативну пам’ять об’ємом 2к і постійну пам’ять об’ємом 4к. Базова адреса для RAM становить 8000Н, а для ROM − 0000Н. Задано 16-розрядну шину адрес і 8-розрядну шину даних.
1. Синтез функціональної схеми.
На рис.1.1 зображено функціональну схему заданого запам’ятовуючого пристрою. Оскільки задана 16-розрядна шина адрес, а оперативна пам'ять (RAM) має лише 12 адресних входів, то за допомогою додаткових апаратних засобів потрібно дешифрувати 4 адресні лінії. Постійна пам'ять (ROM) має 11 адресних входів, тому дешифруємо 5 адресних ліній. Для цього використовується дешифратор і логічні елементи.
Дешифратор буде працювати, якщо на його вході Е буде сигнал високого рівня. Для цього, адресні лінії А12, А13, А14 підєднують до входів логічного елемента І, вихід якого під'єднують до входу дозволу роботи дешифратора Е. Якщо хоча б на одній з цих адресних ліній буде сигнал низького рівня - дешифратор працювати не буде.
Адресна лінія А15, в залежності від рівня сигналу поданого на неї, відповідає за переключення між ROM і RAM. Якщо на адресну лінію А15 буде подано сигнал низького рівня, то незалежно від того, який рівень буде на адресній лінії А11, буде ввімкнений ROM, це забезпечує логічний елемент І, до входів якого під'єднують перший і другий виходи дешифратора. Оперативна пам'ять буде ввімкнена тільки тоді, коли на адресній лінії А15 буде сигнал високого рівня, а на А11 – низького рівня (табл. 1.1).
Таблиця 1.1. Таблиця вибору активності памяті.
А15
А14
А13
А12
А11
А10
А9
А8
А7
А6
А5
А4
А3
А2
А1
А0
ROM
0
0
0
0
x
x
x
x
x
x
x
x
x
x
x
x
RAM
1
0
0
0
0
x
x
x
x
x
x
x
x
x
x
x
Рис 1.1. Функціональна схема модуля памяті.
2. Вибір елементів схеми.
2.1. Дешифратор.
Для забезпечення дешифрування 5-х адресних ліній підійде мікросхема дешифратора КР1533ИД7 [1]. Цей дешифратор являє собою дешифратор/демультиплексор 3х8. При роботі мікросхеми в якості дешифратора входи D1, D2, D3 є інформаційними, а, , - входи дозволу роботи. =+. У таблиці 2.1 наведено призначення виводів мікросхеми КР1533ИД7. Нижче наведені таблиці істиності даної мікросхеми (див. табл.2.2).
Табл.2.1. Призначення виводів мікросхеми КР1533ИД7
01, 02, 03
D1, D2, D3
Інформаційні входи
04, 05, 06
, ,
Вхід дозволу
8
GND
Спільний вивід
07, 09…15
, …
Виходи
08
0V
Загальний вивід
16
Ucc
Вивід живлення
Табл.2.2. Таблиця істиності мікросхеми КР1533ИД7
Вхід
Вихід
D1
D2
D3
X
L
H
H
H
H
H
H
H
H
H
X
L
L
L
L
L
L
L
L
X
X
L
H
L
H
L
H
L
H
X
X
L
L
H
H
L
L
H
H
X
X
L
L
L
L
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
2.2. Логічний елемент І-НЕ.
Для створення адреси 0000Н ми використовуємо логічний елемент 2І-НЕ (мікросхема КР1533ЛА3 [1]). Дана мікросхема містить в собі чотири ідентичних логічних елемента з стандартними активними входами, які виконують Бульову функцію . В таблиці 2.3 наведено призначення виводів даної мікросхеми. Також приведена таблиця істинності для мікросхеми КР1533ЛА3 (див. табл. 2.4).
Табл.2.3 Призначення виводів мікросхеми КР1533ЛА3
01, 02, 04, 05, 09, 10, 12, 13
1D1, 1D2, 2D1, 2D2,
3D1, 3D2, 4D1, 4D2
Входи
03,06,08,11
Y1, Y2, Y3, Y4
Виходи
07
GND
Спільний вивід
14
Ucc
Напруга живлення
Табл.2.4 Таблиця істинності мікросхеми КР1533ЛА3
D1
D2
Y
H
L
H
L
H
H
L
L
L
H
H
H
2.3. Оперативна пам’ять.
Нам необхідно вибрати 8-розрядну оперативну пам’ять об’ємом 2к. Вибираємо мікросхему НТ6116-70 [2] , яка має об’єм 2к, час спрацювання 70 нС, живиться від напруги 5 В; також ця пам’ять є недорогою, і її легко дістати. Призначення виводів даної мікросхеми приведено в таблиці 2.5.
Табл.2.5 Призначення виводів мікросхеми НТ6116-70
8...1
23,22,19
А0...А7
А8,А9,А10
Адресні входи
9...11
13...17
Q0…Q2
Q3…Q7
Виходи даних
12
GND
Спільний вивід
18
CS
Вибір мікросхеми
20
RD
Дозвіл виводу даних
21
WR
Дозвіл вводу даних
24
Ucc
Напруга живлення
2.4. Постійний запам’ятовуючий пристрій.
Необхідно вибрати 8-розрядну постійну пам'ять об’ємом 4к. Ми вибираємо мікросхему М2732А [3], яка має об’єм пам’яті 4к, 12 адресних входів та 8 виходів даних. Дана мікросхема є недорогою і доступною для споживачів. Призначення виводів даної мікросхеми наведені в таблиці 2.6. Також нижче наведена таблиця істинності для даної мікросхеми (див. табл. 2.7).
Табл.2.6. Призначення виводів мікросхеми М2732А
8...1
23,22,19,21
А0...А7
А8,А9,А10,A11
Адресні входи
9...11
13...17
Q0…Q2
Q3…Q7
Виходи даних
12
GND
Спільний вивід
18
CS
Вибір мікросхеми
20
RD/Upp
Дозвіл виводу даних/напруга програмування
24
Ucc
живлення
Табл.2.7. Таблиця істинності мікросхеми М2732А
Режим роботи
CS
RD/Upp
GND
Q0 − Q7
Читання
0
0
GND
Вивід даних
Програмування
0 пул
Upp
GND
Ввід даних
Верифікація
0
0
GND
Вивід даних
Заборона програмування
1
Upp
GND
Z-стан
Резервний
1
X
GND
Z-стан
2.5. Конденсатори.
Щоб скомпенсувати падіння напруги, викликане нестабільністю струмових імпульсів, необхідно в безпосередній близкості від мікросхеми встановлювати конденсатор. Оскільки нам потрібен конденсатор з ємністю не менше як 0.1 мкФ, ми використаємо керамічний конденсатор, а саме К10-17В-0.1мкФ [4]. Цей конденсатор характеризується високими електричними показниками, малою внутрішньою індуктивністю, опір ізоляції при 20˚С перевищує 10 ГОм, добротність на частотах порядку 1 МГц становить 700...800.
3. Опис схеми електричної-принципової.
На елементі DD3 виконано дешифратор КР1533ИД7, на елементі DD1−логічний елемент І-НЕ (мікросхема КР1533ЛА3). ОЗП з об’ємом пам’яті 2к (мікросхема НТ6116-70) виконано на елементі DD2. На елементі DD4 виконано ПЗП з об’ємом пам’яті 4к (мікросхема М2732А).
На входи дешифратора (КР1533ИД7) А1 і А2 подаємо адресні лінії А11 і А15 відповідно. Лінії А12, А13, А14 під’єднуємо відповідно до входів , , дешифратора. Лінію А12, до входу , під'єднують через інвертор, який реалізується з'єднанням входів 4 і 5 мікросхеми DD1, вихід 6 якої під'єднуємо входу 6 мікросхеми DD3)
Оскільки базова адреса для ROM становить 0000Н, то, згідно тадлиці істиності дешифратора, його вихід 15 і 14 подаємо на входи 1 і 2 мікросхеми DD1, вихід 3 якої, з’єднуємо з CS мікросхеми DD4 (ROM).
Вихід 13 мікросхеми DD3 з'єднуємо з CS мікросхеми DD2 (RAM).
Література
Справочник „ Логические КР1533, КР1554 ИС ”. И.И. Петровский, А.В. Прибільский. 1993р
http://classifier-holtek.pdfsearch.ru/showpdf-176954-HT6116-70.htm
http://sterr.narod.ru/sprav/pdf/m2732.htm
http://www.rct.ru/catalog/5/3034/637.htm
Ділись своїми роботами та отримуй миттєві бонуси!
0%
Оголошення від адміністратора