МІНІСТЕРСТВО ОСВІТИ І НАУКИ МОЛОДІ ТА СПОРТУ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» кафедра «Захист інформації» З В І Т до лабораторної роботи №1 з курсу: «Комп’ютерні методи аналізу та проектування електронних засобів» «Вивчення основних принципів роботи в середовищі системного редактора САПР ПЛІС ALDEC RIVIERA 2004» Варіант № 19  ЗАВДАННЯ Ознайомитись з основними відомостями проектування і моделювання вузлів та блоків в середовищі САПР Aldec Riviera 2004 на мові VHDL. Намалювати схему і скласти таблицю істинності для логічного елементу AND з двома входами. Теоретичні відомості: Рисунок 1. Схема логічного елементу AND (x1*x2=Y) Таблиця істинності логічного елемента AND: X1 X2 Y  0 0 0  0 1 0  1 0 0  1 1 1   Текст програми: library IEEE, std; use IEEE.std_logic_1164.all,std.all; entity my is port(x1,x2:in std_logic; y:out std_logic:='0'); end entity; architecture one of my is begin p:process(x1,x2) begin y <=x1 and x2; end process; end architecture one; Часові діаграми для логічного елементу AND: / Висновок: В даній лабораторній роботі, на прикладі VHDL-програми для моделювання роботи логічного елементу AND я ознайомився з основними відомостями проектування і моделювання вузлів та блоків у середовищі САПР Aldec Riviera 2004.