Міністерство освіти і науки України
Національний університет «Львівська політехніка»
Інститут дистанційного навчання
Кафедра СКС
КУРСОВИЙ ПРОЕКТ
з предмету:
“Архітектура комп’ютерів”
на тему:
“ Проектування скалярного RISC-комп'ютера ”
Анотація
Курсовий проект з дисципліни “ Архітектура комп’ютерів. Частина І ” є підсумком освоєння даного курсу. Під час роботи над даним проектом студенти повинні показати всі свої набуті знання, опанувати інформацію про принципи дії та архітектуру прототипних варіантів сучасних RISC-комп'ютерів, виконати поставлене перед ними індивідуальне завдання.
Під час виконання курсового проекту будуть пройдені і виконанні наступні основні етапи:
1. Розробка формату інструкцій різних типів (I-тип, R-тип, J-тип);
2. Розрахунок загальної кількість елементів основної пам’яті;
3. Розрахунок розрядності шини адрес;
4. Визначення кількість процесорних тактів, за якою будуть зчитуватись дані з основної пам’яті.
5. Визначення значення константи, яке необхідне для обчислення наступного значення програмного лічильника (наступної адреси інструкції в основній пам’яті);
6. Визначення розрядність регістра інструкцій;
7. Розрахунок формату адреси для кеш-пам’яті;
8. Відображення послідосності мікродій, які виконуються на різних етапах (циклах) процесора за допомогою трьох команд. схема тестування
Зміст
1. Конкретизовані та розширені вихідні дані на проектування………………… 4
2. Роз'яснення та аналіз основних принципів побудови скалярних RISC-комп'ютерів на прикладі визначених на реалізацію інструкцій…………………. 5
3. Розрахунки відповідно до завдання…………………………………………….. 14
Висновок……………………………………………………………………………….21
Список літератури…………………………………………………………………….22
Додаток А
1.Визначення вхідних даних для проектування
Для визначення вхідних даних використовується таблиця завдань, де варіант завдань – номер у списку. Оскільки я 16 у списку, у варіантів 15, моїм варіантом буде 1.
Таблиця 1. Визначення варіантів завдання вхідних даних.
Варіант
Набір команд
Параметри пам’яті
Основна пам’ять
Кеш
Розмір сторінки
1
LW, SB, SNE, SRL, SUBUI, OR, J.
64 МБ
1 МБ
128 КБ
Конкретизовані та розширені вхідні дані:
Кількість регістрів загального призначення в Регістровому Файлі – 32 регістри;
Кількість команд, які може виконувати процесор, який розробляєься - 7 команд;
Розрядність безпосереднього операнда (Immediate) 16 розрядів(біт);
Об’єм основної пам’яті комп’ютера 64 Мб;
Елементи на яких побудована основна пам’ять комп’ютера 2Кх16 . 2К - кількість комірок в пам’яті, 16 – розрядність;
Розмір кеш-пам’яті даних 128К, кількість блоків у кеш – пам’яті даних - 64;
Розмір кеш-пам’яті команд 1М, кількість блоків у кеш – пам’яті команд - 256;
Команда для демонстрації роботи процесора Логічна.
2. Роз'яснення та аналіз основних принципів побудови скалярних RISC-комп'ютерів на прикладі визначених на реалізацію інструкцій
Формати RISC інструкцій DLX процесора подано рисунком 1.
Рис. 1 - Формати інструкцій RISC-DLX процесора [Hennessy & Patterson, 2003]
Пояснення щодо форматів інструкцій.
I - тип інструкції опрац, що використовує безпосередній операнд (Immediate ).
R - тип інструкції; така інструкція отримує пару операндів із джерельних регістрів (Registers) регістрового файлу процесора і повертає результат знов таки до регістру призначення з цього файлу.
J – тип є інструкцією безумовного переходу (jump).
OpCode є полем коду операції, який залежить від кількості виконуваних процесором команд. Розрядність даного поля=Log2N, де N – множина виконуваних процесором команд. В даному випадку довжина поля складає 6 розрядів.
rs1,rs2 є полями, що задають номери регістрів-джерел операндів (register of source), що належать множині регістрів регістрового файла. Розрядність кожного з цих полів визначається, як Log2N, де N – множина регістрів регістрового файлу. В даному випадку кожне поле має довжину 5 бітів, а множина регістрів від R0 до R31.
rd є полем номера регістра призначення (приймача результату дії, r...